专利摘要:

公开号:WO1988004809A1
申请号:PCT/JP1987/000982
申请日:1987-12-15
公开日:1988-06-30
发明作者:Mitsuo Kurakake;Jiro Kinoshita
申请人:Fanuc Ltd;
IPC主号:G06F15-00
专利说明:
[0001] 明 柳 コ · プロセ ッ サ制御方式 技 術 分 野
[0002] 本発明はホス トプロ セ ッ サ とコ · プロセ ッ サを有するコ · プロセ ッサ制御方式に関し、 特にホス トプロセ ッサのコ · プ ロセ ッサとのデータの授受の負担を軽減するよう にしたコ · プロセ ッサ制御方式に関する。
[0003] マイ ク 口プロセ ッサシステムにおいて、 処理時間の高速化 のために、 複雑な演算処理をマイ ク 口プロセ ッサで行ってい ては処理時間がかかる複雑な演算処理をコ · プロセ ッサを使 用して、 ホス ト プロ セ ッ サの負担を軽減しょう とするコ ' プ セ ッ サ制御方式が広 く 採用されている。
[0004] このよう なコ · プロセ ッサは専用のチ ップが市場で販壳さ れ、 その採用によって、 ホス トプロセ ッサの負担を軽減し、 ホス トプロ セ ッ サの処理の高速化に寄与している。
[0005] しかし、 ロボ 'ン ト制御装置のよ う に、 常に複雑な演算処理 をオ ンライ ンで処理しなければな らない制御システムにおい ては、 ホス トプロセ ッサが演算処理すべき演算指令及びデ— タを転送するための処理が常に、 しかも高速に必要となり、 各演算処理ごとにコ · プロ セ ッ サに指令及びデータ の転送を していたのでは、 実際のロボッ ト の制御を精密に行う こ とが 困難になるという問題点があった。 発 明 の 開 示
[0006] 本発明の目的は上記問題点を解決し、 ホス トプロセ ッサと コ ' プロセ ッサとのデータの授受の負担を軽減するよう にし たコ · プロセ ッサ制御方式を提供するこ とにある。
[0007] 本発明では上記の問題点を解決するために、
[0008] ホス トプロセ ッサとコ ' プロセ ッサを有するコ ' プロセ ッサ 制御方式において、 該コ · プロセ ッサが直接アク セスできる プログラムメ モ リ と、 前記ホス トプロセ ッサと前記コ ' プロ セ ッサが共にアクセスすることができる共有 R A Mとを設け、 前記ホス トプロセ ッサは前記共有 R A Mに処理すべき演算指 令とデータを書込み、 前記コ · プロセ ッサが前記演算指令と 前記データを読込み、 前記プログラ ムメ モ リ を使用して、 前 記演算をおこない、 前記演算指令の演算結果を前記共有 R A Mに書込み、 前記ホス ト プロセ ッ サが前記演算結果を読出す よう にしたことを特徵とするコ · プロセ ッサ制御方式が、 提供される。
[0009] コ * プロセ ッサは専用のプログラムメ モリを有しているの で、 ホス トプロセ ッサは処理すべき複数の演算処理とそれに 必要なデータを共有 R A Mに書込み、 これをコ · プロセ ッサ に通知すれば、 コ · プロセ ッ サはこれを読出し、 必要な演算 処理をおこない、 その結果を共有 R A Mに書込み、 それをホ ス トプロセ ッサに通知すれば、 ホス トプロセ ッサはこれを読 出すこ とができ、 個々の演算処理ごとに、 指令とデータを転 送する必要がな く 、 ホス トプロセ ッサの負担が軽減される。 図 面 の 簡 単 な 説 明 第 1 図は本発明を実施するための装置の構成を示すブロ ッ ク図である。 発明を実施するための最良の形態 以下、 本発明の一実施例を図面に基づいて説明する。 第 1 図に本発明の一実施例のブロ ッ ク図を示す。 図において、 1 はホス トプロセ ッサ、 2 はホス トプロセ ッサ 1 が実行するた めのプログラム等を有するメ モ リ 、 3 は外部との信号のやり とりを行う ためのィ ンターフェイ スである。 これらはいずれ も、 システムバス 1 1 に接続されている。
[0010] 4 は複雑な演算処理を実行するためのコ · プロセ ッサであ り、 コ ' プロセ ッサ 4が使用するプログラムメ モ リ 6 と、 ホ ス トプロセ ッサ 1 との演算指令及びそのためのデータを授受 するための共有 R A M 5 と 口 —カルバス 1 2 で接続されてい る。 システムバス 1 1 とローカルバス 1 2 はノ ソ フ ァ 1 3 を 介して接続されている。
[0011] 次に第 1 図の実施例の動作について述べる。 ホス トプロセ ッサ 1 は必要な演算処理及びそれに必要なデータを共有 R A M 5 に書込む。 例えば口ボッ トの制御においては、 多数の可 動部を複数のサーボモータで駆動し、 こ のサーボモータを制 御するために、 以下のよう な演算処理が実時間で必要となる < ここで、 〜 Y n は求める答 A n、 A 12 · · · Α ηη及び X! 〜 X n は必要なデータであり、 特に A! Γ、 A , z · · · A nnは三角函数を舍む係数である。 従って、 ホス トプロセ ッサ 1 は上記のマ ト リ ックス演算の指令及びデ一タ A , ,、 A I 2 ·
[0012] - - A„n 及び X i 〜 X n を共有メモリ 5に書込み、 これを コ · プロセ ッサ 4に通知する。
[0013] コ · プロセッサはこの通知を受けて上記のマ トリ フ クス演 算をプログラムメ モ リ 6 と内蔵している演算処理プログラム によって演算処理し、 その答え 〜Yn を予め定められた 共有 R A M 5 の特定の番地に書込み、 それをホス トプロセ ッ サ 1 に通知する。
[0014] ホス トプロセ ッサ 1 はコ · プロセッサ 4からの演算処理の 完了通知によって、 答えを読出すことにより、 必要な処理が 完了する。
[0015] 以上説明したように、 ホス トプロセ ッサ 1 は個々の演算処 理ごとに、 演箕指令及びデータを授受する必要がな く、 指令 及びデータを一纏めにして処理できるので、 ホス トプロ セ フ サ 1 の負担が軽減される。 従って、 ロボッ ト制御装置のよう に、 複雑な演算を高速に、 多数、 実時間で処理する こ とが必 要な装置に使用する こ とができ る。 '
[0016] 上記の実施例ではマ ト リ ッ ク ス演算を例と して示したが、 勿 れに限定する こ とな く 、 制御すべき システムに応じて 一纏めにできるよう な演算処理であれば、 同様に適用する こ とができる。
[0017] 以上説明したよう に本発明では、 コ ' プロセ ッザに専用の プログラムメ モ リ とホス トプロセ ッサとの情報の授受を行う 共有 R A Mを設けたので、 ホス トプロセ ッサは演算処理すベ き内容を一纏めに してコ · プロセ ッサに処理させる こ とがで き、 ロボッ ト制御装置のよう な複雑な演算を、 高速に実時間 で処理する こ とが必要な場合に有用である。
权利要求:
Claims請 求 の 範 囲
1 . ホス トプロセ ッサとコ ' プロセ ッサを有するコ ' プロ セ ッサ制御方式において、
該コ · プロセ ッ サが直接アク セスできるプログラムメ モ リ と、 前記ホス トプロセ ッサと前記コ ' プロセ ッサが共にァク セスする ことができる共有 R A Mとを設け、
前記ホス トプロセ ッ サは前記共有 R A Mに処理すべき演算 指令とデータを書込み、
前記コ · プロセ ッサが前記演算指令と前記データを読込み、 前記プログラムメ モリ を使用して、 前記演箕をおこない、 前記演算指令の演算結果を前記共有 R A Mに書込み、
前記ホス トプロセ ッサが前記演算結果を読出すよう にした ことを特徴とするコ · プロセ ッサ制御方式。
2 . 前記コ · プロセ ッサはローカルバスを介してプログラ ムメ モ リ及び共有 R A Mにアク セスすることを特徵とする特 許請求の範囲第 1 項記載のコ · プロセ ッサ制御方式。
3 . 前記ホス ト プロセ ッ サはシステムバス、 ノ ソ フ ァ及び 口 一カルバスを柽由して共有 R A Mにァ ク セスする こ とを特 徴とする特許請求の範囲第 1項記載のコ · プロセ ツサ制御方 式。
类似技术:
公开号 | 公开日 | 专利标题
US4688181A|1987-08-18|Image transformations on an interactive raster scan or matrix display
EP0103714B1|1989-10-25|Multi-processor axis control
JP2564805B2|1996-12-18|情報処理装置
US4296465A|1981-10-20|Data mover
US4144562A|1979-03-13|System and method for increasing microprocessor output data rate
US4394730A|1983-07-19|Multi-processor system employing job-swapping between different priority processors
EP0527596B1|1997-10-22|Generic data exchange
US3297994A|1967-01-10|Data processing system having programmable, multiple buffers and signalling and data selection capabilities
US6023738A|2000-02-08|Method and apparatus for accelerating the transfer of graphical images
US5019968A|1991-05-28|Three-dimensional vector processor
US5204942A|1993-04-20|Robot control system for controlling a set of industrial robots for cooperative operation
US4110823A|1978-08-29|Soft display word processing system with multiple autonomous processors
JP2900359B2|1999-06-02|マルチプロセッサシステム
US4953074A|1990-08-28|Function-distributed control apparatus
US3886523A|1975-05-27|Micro program data processor having parallel instruction flow streams for plural levels of sub instruction sets
US4215400A|1980-07-29|Disk address controller
JP2825268B2|1998-11-18|輪隔データをラスタデータに変換する方法及び装置
EP0586813B2|2002-06-12|Programmable controller with ladder diagram macro instructions
US5329615A|1994-07-12|Concurrent general purpose and DMA processing in a graphics rendering processor
EP0375959A2|1990-07-04|Method of controlling data transfer
US5847715A|1998-12-08|Graphics display system including parallel graphics processors executing Bresenham&#39;s algorithm
US5781199A|1998-07-14|Parallel processing method for use with graphics processor
EP0584783A2|1994-03-02|Method and apparatus for improved processing
EP0201081B1|1991-09-18|Control apparatus
US3962682A|1976-06-08|Split low order internal address bus for microprocessor
同族专利:
公开号 | 公开日
EP0294487A4|1990-02-05|
JPS63158657A|1988-07-01|
EP0294487A1|1988-12-14|
引用文献:
公开号 | 申请日 | 公开日 | 申请人 | 专利标题
JPS5725045A|1980-07-22|1982-02-09|Nec Corp|Data processing equipment|
JPS5916072A|1982-04-21|1984-01-27|Digital Equipment Corp|Special instruction processor for data processing system|
JPS59111563A|1982-12-16|1984-06-27|Fuji Electric Co Ltd|Controlling system of multi-processor|
JPS59220821A|1983-05-31|1984-12-12|Nec Home Electronics Ltd|Common bus controller of computer|
JPS61204758A|1985-03-08|1986-09-10|Hitachi Ltd|Co-processor controlling system|EP0315321A2|1987-11-06|1989-05-10|International Business Machines Corporation|Multiprocessor system with multiple memories|
US6832305B2|2001-03-14|2004-12-14|Samsung Electronics Co., Ltd.|Method and apparatus for executing coprocessor instructions|US4590556A|1983-01-17|1986-05-20|Tandy Corporation|Co-processor combination|GB2244828B|1989-04-24|1993-09-01|Yokogawa Electric Corp|Programmable controller|
JPH0381861A|1989-08-24|1991-04-08|Nec Corp|Muliprocessor system|
FR2656710A1|1989-12-29|1991-07-05|Radiotechnique Compelec|Microcontroleur pour l'execution rapide d'un grand nombre d'operations decomposable en sequence d'operations de meme nature.|
DE4027324C2|1990-08-29|1994-07-14|Siemens Ag|Verfahren zum Betrieb eines Coprozessors in einem verteilten Rechnersystem|
WO2001077818A2|2000-04-05|2001-10-18|Infineon Technologies North America Corp.|Method for predicting the instruction execution latency of a de-coupled configurable co-processor|
CN1331070C|2004-02-21|2007-08-08|华为技术有限公司|数据通信的方法及设备|
JP2007156824A|2005-12-05|2007-06-21|Nec Electronics Corp|プロセッサシステム、タスク制御方法|
法律状态:
1988-06-30| AK| Designated states|Kind code of ref document: A1 Designated state(s): US |
1988-06-30| AL| Designated countries for regional patents|Kind code of ref document: A1 Designated state(s): DE FR GB |
1988-07-28| WWE| Wipo information: entry into national phase|Ref document number: 1988900108 Country of ref document: EP |
1988-12-14| WWP| Wipo information: published in national office|Ref document number: 1988900108 Country of ref document: EP |
1992-08-17| WWW| Wipo information: withdrawn in national office|Ref document number: 1988900108 Country of ref document: EP |
优先权:
申请号 | 申请日 | 专利标题
[返回顶部]